일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | 5 | 6 | 7 |
8 | 9 | 10 | 11 | 12 | 13 | 14 |
15 | 16 | 17 | 18 | 19 | 20 | 21 |
22 | 23 | 24 | 25 | 26 | 27 | 28 |
29 | 30 |
- X선
- 륀트겐
- 에디슨의 패배
- 흡광
- 특성스펙트럼
- 에너지 역학
- 슬립계
- 연속스펙트럼
- X선 공학
- 3 o'clock things
- 결정구조학
- 빛의 손실
- 재료열역학
- drude
- 라만 분석기
- X선 기초
- 재료과학
- 라만 현상
- 분해전단응력
- 전자의 속도
- 전기장이 가해진
- 라만 분석
- 그루데 이론
- 결정립
- 일상
- von laue
- X선의 발견
- laue
- Raman
- 화합물 반도체
- Today
- Total
공머생의 공부노트
Memory Technologies 본문
1. SRAM, DRAM, and NAND feature size
이전에 설명했듯 메모리는 SRAM, DRAM 그리고 확장하여 비휘발성 메모리인 NAND까지 나누어진다. NAND와 각 구조는 물리적으로 회로 안에서 차지하는 사이즈가 존재하는데 그것을 feature size라고 정의한다. Feature size는 F로 불리며 가장 작은 NAND의 경우에는 2F*2F = 4F2로 2D 안에서의 4F2의 크기를 차지한다.
2. Memory programing mechanism
메모리셀을 구동시키는 방법은 현재까지는 WL과 BL선을 사용하여 행렬 내에 있는 메모리 디바이스를 조작하는 방식이다. 메모리에서 수천개의 위치에 있는 메모리 요소중 하나를 선택하는 방식은 행의 WL를 통해 그 WL에 속한 모든 메모리의 전원을 켜고 BL을 통해 그중 원하는 열에 해당하는 메모리에 접근하여 정보를 저장한다.
가령 2.2에 해당하는 메모리에 접근하여 정보를 주고 싶다면 2의 WL를 켜서 (파란색) 2.1, 2.2, 2.3을 깨우고 이중 2열의 BL을 통해 정보를 주입하거나 읽으면 2.2에 해당하는 메모리에서만 정보를 얻을수 있는 것이다.
실제 메모리의 구조는 훨씬 더 복잡하다. 수천은 훨씬 넘는 메모리 요소가 있고 그들은 전부 선으로 연결하여 하나씩 조정하기는 불가능하다. 그렇기에 실제로는 2~3개의 비트라인을 이용하여 2^M개의 신호로 나누어주는 디코더를 통해 WL를 조정하고 메모리에서 나온 2^N개의 신호를 다시 2~3개의 비트라인으로 바꾸어주는 Multiplexer를 사용하여 효율성을 만든다.
이 Multiplexer (MUX)는 Write driver와 연결되어 신호를 쓰며 메모리를 관리하고 Sense Amplifier를 통해 나오는 신호를 증폭하여 실제로 정보로 사용한다. 입력된 정보는 내부 구조가 SRAM, DRAM, NAND이냐에 따라 다양한 역할을 수행하며 모든 과정에서는 크기를 줄리고 속도를 올릴려는 설계가 포함된다.
Row Decoder
입력된 어드레스(A0~A7 등)를 실제 워드라인으로 변환하여 선택함, 수천 개의 워드라인을 직접 연결할 수 없기 때문에, 작은 수의 제어선(예: 8개)을 이용해 256개 워드라인을 선택
Multiplexer (MUX)
여러 개의 비트라인 또는 셀 출력을 하나의 라인으로 결합하여 출력, 컬럼 수가 많아질 때 전체 출력을 줄여서 센스 앰프에 전달
Write Driver
데이터를 셀에 쓰기(write) 위한 전압이나 전류를 인가
Sense Amplifier (SA)
셀에서 흐르는 미약한 전류/전압을 감지하여 디지털 신호로 변환, RC delay 등으로 propagation delay를 유도할 수 있음
실제 메모리 디바이스를 설계할 때는 이상적으로 작동하지 않고 시간에 따른 딜레이가 발생한다. 이는 주로 전선의 커패시턴스에서 발생하는데 WL은 기본적으로 매우 긴 선이기에 큰 기생 커패시턴스를 가진다. 이때의 해결책은 WL이 길어지는 만큼 중간 신호기인 buffer를 설치하는 것이다.
하지만 이러한 buffer도 기본적으로는 소자이기에 일정 nF2공간을 차지하고 버퍼를 늘릴수록 속도 지연은 줄어들지만 메모리의 공간은 낭비하게 된다. 그렇기에 용도에 따라 trade off가 필요하다.
고속 캐시용 SRAM -> Latency 중점 설계, 면적 낭비
저장용 NAND -> Area 중점 설계, delay 허용
3. Sence amplifier
또한 Sense amplifier가 수행하는 역할도 중요한데 셀이 지정되고 그곳에서 전류 or 전압이 발생한다면 이는 Sense amplifier에 도달하게 된다. Sense amplifier는 그 신호를 증폭하고 처리하는 과정을 담당한다.
다만 실제 BL또한 무수히 많은 셀과 연결되어 있기에 메모리 셀에서 Sense amplifier까지 도달하는데 상당히 많은 저항, 커패시턴스 요소가 존재하고 이 때문에 RC delay가 필연적으로 발생한다. 그 시간은 위의 공식을 통해 설명할 수 있다.
전압을 측정하는 경우 전압기로 구동하기에 RL은 무한요소가 되고 전류를 측정하는 경우 RL을 통해 흐르기에 저항은 0이 되는데 그것을 식에 적용하면 각각의 공식을 얻어낼수 있다.
'재료공학 > 반도체 공학' 카테고리의 다른 글
NAND flash operation 2 (0) | 2025.06.21 |
---|---|
NAND flash memory (1) | 2025.06.10 |
Architecture and CMOS (0) | 2025.06.10 |
Hall 측정과 Hall 계수 (0) | 2024.10.19 |
전류와 전기장에 의한 전자의 이동 (0) | 2024.10.19 |